10. Thesis

  • Ivan Ratkovic
  • Victor Jiménez
  • Milan Stanic
  • Timothy Hayes. “Novel Vector Architectures for Data Management”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. July, 2016
  • Milovan Duric. “Specialization and Reconfiguration of Lightweight Processors for data-Parallel Applications”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. February 2016
  • Qixiao Liu. “Per-task Energy Metering and Accounting in the Multicore Area”. To be presented
  • Leonidas Kosmidis. “Enabling Caches in Probabilistic Timing Analysis”. To be presented.
  • Vesna Novack. “Extending the Applicability of Deterministic Multithreading”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. January 2016.
  • Nikola Markovic. “Hardware Thread Scheduling Algorithms for Single-ISA Asymmetric CMPs”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. December 2015
  • José Carlos Ruiz Luque. “CPU Accounting in Multi-Threaded Processors”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. May, 2014.
  • Bojan Maric. “Cache Designs for Reliable Hybrid High and Ultra-Low Voltage Operation”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya, May 2014.
  • Srdjan Stipic. “Techniques for Improving the Performance of Software Transactional Memory”. Universitat Politècnica de Catalunya. July, 2014.
  • Alessandro Morari.. “Scalable System Software for High Performance Large-Scale Applications”. Universitat Politècnica de Catalunya. 2013
  • Alejandro Rico. “Raising the Level of Abstraction: Simulation of Large Chip Multiprocessors Running Multithreaded Applications”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Octubre, 2013.
  • Augusto Vega. “Performance and Power Optimizations in Chip Multiprocessors for Throughput-Aware Computation”. Apto “Cum Laude”. Universitat Politècnica de Catalunya. Julio, 2013
  • Vladimir Subotic. “Evaluating Techniques for Parallelization Tunig in MPI, OmpSs and MPI/OmpSs”. Apto “Cum Laude”. Universitat Politècnica de Catalunya. Julio 2013
  • Isidro González. “The Multi-sates Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. October, 2012.
  • Marco Paolieri. “A Multi-core Processor for Hard Real-Time Systems”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. November, 2011
  • Felipe Cabarcas Jaramillo. “Castell: A Heterogeneous CMP Architecture Scalable to Hundreds of Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. September, 2011.
  • Mauricio Alvarez Mesa. “Parallel Video Decoding”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. September, 2011
  • Ferad Zyulkyarov. “Programming, debugging, Profiling and Optimizing Transactional Memory Programs”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. July, 2011
  • Friman Sánchez Castaño. “Exploiting Multiple Levels of Parallelism in Bioinformatics Applications. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. Abril, 2011.
  • Tanausú Ramírez García: “Runahead Threads”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. Abril, 2010.
  • Miquel Moretó Planas. “Improving Cache Behavior in CMP Architectures through Cache Partitioning Techniques”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Diciembre 2009.
  • Jesús Alastruey Benedé. “Renombre de Registros Especulativo”. Universidad de Zaragoza. Pto Cum Laude por Unanimidad. Diciembre de 2009.
  • Ruben González. “Content-Aware Architectures”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Diciembre, 2009.
  • Carlos Boneti. “Exploring Coordinated Software and Hardware Support for Hardware Resource Allocation”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Septiembre, 2009.
  • Carmelo Acosta. “Heterogeneity-Awareness in Multithreaded Multicore Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Julio, 2009.
  • Miquel Pericás. “Affordable Kilo-Instruction Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Diciembre 2008
  • Xavier Verdú. “Analysis and Architectural Supprot for Stateful Packet Processing”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, July 2008.
  • Marco Ramírez. “Low-Power Instruntion Queue for Out-of-Order Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, July 2007.
  • Esther Salami. “Optimizing VLIW Architectures for Multimedia Applications”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. June, 2007.
  • Carlos Alvarez. “Computación Difusa”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”. May, 2007.
  • Adrián Cristal. “Kilo-Instruction Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Abril 2006.
  • Manuel Alejandro Pajuelo González. “Vectorización Especulativa para Procesadores Superscalares”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Noviembre 2005
  • Francisco Javier Cazorla Almeida. “Quality of Service for Simultaneous Multithreaded Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Octubre 2005.
  • Oliver Santana. “Advanced Stream Prediction”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Apto “Cum Laude”, Mayo 2005.
  • Ayose Falcón. “Fetch Improvement Mechanisms for Next-Generation Processors”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum Laude”, Febrero, 2005.
  • Daniel Ortega. “Dynamic Instruction Bypassing”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum Laude”, July 2003.
  • Teresa Monreal. “Técnicas Hardware para Optimizar el Uso de los Registros en Procesadores Superescalares”. Universidad de Zaragoza. Apto “Cum Laude”, June 2003.
  • Jesús Corbal San Adrián “N-Dimensional Vector Instruction Set Architectures for Multimedia Applications”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum Laude”, July 2002.
  • Alex Ramírez Bellido “High Performance Instruction Fetch Using Software and Hardware Co-Design”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum Laude”, July 2002. Premio UPC a la mejor tesis informática del curso 2001-2002.
  • Francisca Quintana Rodríguez, “Aceleradores Vectoriales para Procesadores Superescalares”. Universidad de Las Palmas de Gran Canaria, Departamento de Informática y Sistemas, Apto “Cum Laude”, Dec. 2001.
  • Luis Alfonso Villa Vargas, “Evaluación de Arquitecturas Vectoriales Avanzadas con Registros Cortos”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum Laude”, 1999.
  • David López Álvarez, “Recursos anchos: Una técnica de bajo coste para explotar paralelismo agresivo en códigos numéricos y Arquitecturas VLIW”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, Apto “Cum laude”, 1998.
  • Roger Espasa Sans, “Advanced Vector Architectures”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, Apto “Cum laude”, 1997. Premio UPC a la mejor tesis informática del curso 1996-97.
  • Josep Llosa Espuny, “Reducing the Impact of Register Pressure on Software Pipelining”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, Apto “Cum laude”, 1996. Premio UPC a la mejor tesis informática del curso 1995-96.
  • Montse Peiron Guardia, “Optimització del Rendiment del Sistema de Memòria en Multiprocessadors Vectorials”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, Apto “Cum laude”, 1996.
  • Fernando Núñez Mendoza, “On Mapping Selected Graphs Problems onto VLSI Array Processors”, Universitat Politècnica de Catalunya, Facultad de Informática de Barcelona, Apto “Cum laude”, 1988.
  • Jesús Labarta Mancho, “Reducción de Interferencias en Sistemas Multiprocesadores”, Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicación de Barcelona, Apto “Cum laude”, 1983.
  • José Mª. Llabería Griñó, “Estudio de Redes de Interconexión con Multiplexación Adaptativa para Sistemas Multiprocesador”, Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicación de Barcelona, Apto “Cum laude”, 1983.
  • Enrique Herrada Lillo, “Contribución al Diseño y Evaluación de Redes de Interconexión para Multiprocesadores” Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicació de Barcelona, Apto “Cum laude”, 1983.