BSC está desarrollando el primer ecosistema de código abierto europeo de pila completa basado en una nueva CPU RISC-V

El BSC coordinara el proyecto eProcessor (en inglés, European, extendable, energy-efficient, energetic, embedded, extensible, Processor Ecosystem) aportando su experiencia en diseño de hardware, emulación FPGA, evaluación comparativa y herramientas de simulación de sistemas. Más específicamente, contribuirá a:

• El diseño de un núcleo OoO RISC-V de alto rendimiento y eficiencia energética, el cual se implementará como ASICs de un solo y doble núcleo con enlace coherente fuera del chip.
• El diseño de un acelerador vectorial RISC-V para cargas de trabajo HPC para los estudios de casos del proyecto, explorando diferentes ejecuciones optimizadas para la eficiencia energética por medio del uso de una variedad de tipos de datos mixtos y de baja precisión.
• Explorar cargas de trabajo de HPC tradicionales, así como también cargas de trabajo de HPDA (en inglés, High Performance Data Analytics) emergentes tales como IA (inteligencia artificial) y bioinformática.

El proyecto eProcessor está compuesto por el Barcelona Supercomputing Center, Chalmers University of Technology, Foundation for Research and Technology- Hellas, Universita degli Studi di Roma La Sapienza, Cortus, Christmann Informationstechnik, Universität Bielefeld, Extoll GmbH, Thales y Exapsys.

El proyecto tiene como fin construir un nuevo procesador de código abierto OoO y su objetivo es crear el primer ecosistema de código abierto europeo de pila completa basado en esta nueva CPU RISC-V. La tecnología será extensible al ser de código abierto, energéticamente eficiente por su bajo consumo de energía y de escala extrema por su alto rendimiento, por lo que será adecuada para usos en HPC y aplicaciones embedded extensibles al ser fácil agregar componentes dentro del chip y fuera de él.

EProcessor combina la investigación de vanguardia, utilizando el co-diseño de software y hardware para lograr un rendimiento constante de precisión escasa y mixta del procesador, y sistema para cargas de trabajo HPC y HPDA al combinar un alto rendimiento y bajo consumo por medio de arquitectura y técnicas de circuitos de baja potencia en un núcleo de procesador OoO con nuevas estructuras de memorias adaptables en chip y administración de su memoria, así como también las características de tolerancias de fallas. Estas soluciones de co-diseño de software y hardware abarcan la pila completa, desde aplicaciones hasta tiempo de ejecución, herramientas, sistema operativo, CPU y aceleradores.

Figure 1 Ecosistema de código abierto de pila completa eProcessor

Como se muestra en la figura anterior, la tecnología que será desarrollada en el ecosistema incluye:

• Aplicaciones tradicionales de HPC para problemas de computación científica que utilizan solucionadores basados en álgebra lineal y métodos numéricos con estructuras de datos densos y escasos del benchmark suite NAS y otros.
• Aplicaciones de HPDA- IA con casos de uso reales construidos sobre la Biblioteca Europea de Aprendizaje Profundo Distribuido (en inglés, en siglas EDDLL), que afectaran áreas críticas, que van desde la medicina de precisión hasta el reconocimiento de imágenes.
• Aplicaciones de HPDA-Bioinformática que se centran en el enfoque de canales de procesamiento genómico de alto rendimiento, alineación de secuencias y coincidencia de patrones.
• Tiempos de ejecución y compiladores que admiten los dominios de HPC y HPDA en la capa de software del sistema al enfocarse en los principales marcos de programación utilizados en estos dominios como OpenMP para HPC, Spark para HPDA - Bioinformática y Tensorflow para HPDA-IA.
• Herramientas de optimización y rendimiento de aplicaciones HPC que brindan información sobre aplicaciones para ayudar a extraer el mayor rendimiento y eficiencia presentes en HPC y HPDA.
• Un sistema operativo (OS) que utilizará y ampliará una plataforma Linux de código abierto existente. Un objetivo importante será minimizar los gastos generales y proporcionar una ejecución constante sin ruido.
• Explorar opciones para unidades funcionales en chip, co-procesadores en chip y aceleradores fuera de chip focalizadas a aceleradores vectoriales y unidades funcionales para aplicaciones de HPC tradicionales y aplicaciones de HPDA emergentes.
• Habilitación de un multinúcleo SoC coherente en chip, así como también un enlace coherente fuera del chip para una interconexión de procesadores o aceleradores.
• Dos ‘tape-outs’: Una implementación de un solo núcleo y multinúcleos de una CPU RISC-V OoO de código abierto.
• En colaboración con el proyecto MEEP, la emulación FPGA que será utilizada para permitir el desarrollo temprano de software y la validación previa al silicio.
• Ampliar la infraestructura del proyecto LEGaTO produciendo un CPU CPB compatible con eProcessor.

“El proyecto eProcessor está desarrollando un nuevo CPU RISC-V OoO, aprovechará y ampliará el trabajo realizado en múltiples proyectos europeos, al hacerlo, eProcessor puede lograr un nivel de TRL (preparación técnica) de entre 5 a 7. Adicionalmente, al trabajar con nuestros socios industriales nos proporcionará un camino directo hacia la comercialización. Solo se pueden lograr los objetivos de eProcessor, con la combinación de simulación software, emulación hardware usando FPGA y prototipos ASIC reales que demuestren la viabilidad de la pila completa del hardware y software. Todos estos esfuerzos se traducen en el primer paso de muchos que se requieren para construir un ecosistema de software y hardware abierto vibrante en Europa”, afirma John D. Davis, Director del Laboratory for Open Computer Architecture (LOCA) en el BSC.

Acerca de eProcessor

El proyecto eProcessor abordara todos los dominios HPC-HPDA y contribuirá a la realización de arquitecturas de sistemas europeos a exaescala mediante el (a) el desarrollo de tecnologías de hardware y software de código abierto “made-in-EU” (b) facilitar un gran sistema de emulación de FPGA para responder rápidamente preguntas de investigación de “qué pasaría si” y realizar exploraciones de rendimiento para sistemas futuros, e (c) implementar componentes de hardware europeos en ASIC para ofrecer IP probadas con silicio.

El proyecto respalda el objetivo de EuroHPC JU de desarrollar tecnologías y aplicaciones e supercomputación innovadoras para sustentar un ecosistema europeo de HPC de clase mundial, así como su objetivo de mejorar la calidad de vida, promover la ciencia, impulsar la competitividad industrial y garantizar la autonomía tecnológica de Europa.

Acerca de RISC-V

RISC-V es una ISA (en inglés, Instruction Set Architecture) abierta y gratuita que permite una nueva era de innovación de procesadores a través de la colaboración de estándar abierto. El ISA RISC-V ofrece un nuevo nivel de libertad de hardware y software extensible y gratuito en la arquitectura, allanando el camino para los próximos 50 años de diseño e innovación informática.

El BSC es miembro de la Fundación RISC-V y organizó el taller oficial RISC-V en mayo del 2018. Además, John D. Davis, Director del Laboratory for Open Computer Architecture en el BSC, es el presidente de un grupo de interés especial (en inglés, en siglas SIG) en computación de alto rendimiento. Como tal, también participa en el comité directivo técnico (en inglés, en siglas TSC) de RISC-V.

Acerca de EuroHPC

La Empresa Común Europea de Computación de Alto Rendimiento (EuroHPC) lanza convocatorias de propuestas para financiar actividades de investigación e innovación que ayudarán a Europa a continuar siendo globalmente competitiva en supercomputación.

La misión de EuroHPC JU es desarrollar, implementar, extender y mantener una infraestructura integrada de datos y supercomputación de clase mundial en la Unión Europea (UE), y desarrollar y respaldar un ecosistema HPC altamente competitivo e innovador.

El EuroHPC JUtiene como objetivo equipar a la UE a principios de 2021 con una infraestructura de petaescala (capaz de al menos 1.015 cálculos por segundo) y precursora de supercomputadoras de exaescala (capaz de al menos 1.018 cálculos por segundo), y desarrollar las tecnologías y aplicaciones necesarias para alcanzar capacidades completas de exaescala alrededor de 2022/2023.