8.3. Libros

  • "Enfoque de IoT Ultra sistemas de gran escala: Computación Fog en apoyo de comportamientos emergentes jerárquicos" Fog Computación en el Internet de las cosas. Mayo 2017, pp: 33-48. D. Roca, R. Milito, M. Nemirovsky and M. Valero.  
  • M. Valero. “Los supercomputadores: Fórmula 1 de los computadores”. Temas de debate en la sección de opinión de La vanguardia. Página 34. Barcelona, 16 de Febrero de 2014.
  • M. Valero. “Etica y Big Data”. SEBAP, Sociedad Económoca Barcelonesa de Amigos del Pais. Barcelona, Enero del 2014.
  • M. Valero. “Computadores de Altas Prestaciones”. Discurso de entrada a la Real Academia de Ciencias y Artes de Barcelona. Memorias de la Real Academis de Ciencias y Artes de Barcelona, Tercera Epoca. Numero 1023, Vol. LXIV, Número 6, pp.247- 315.Barcelona, Enero, 2010.
  • M. Duranton, S. Yehia, B. de Sutter, K. de Brosschere, A. Cohen, B. Falsafi, G. Gaydadjiev, M. Katevenis, J. Maebe, H. Munk, N. Navarro, A. Ramírez, O. Teman and M. Valero. “La Visión HiPEAC”. Mapa de ruta HiPEAC, red de excelencia. Arquitecturas de Alto Rendimiento y embebidas y compiladores. European Union. Septiembre 2009
  • M. Valero y J. Mompin. “La Informática en España”. Ciencia y Tecnología. España Siglo XXI. Fundación Sistema. Instituto de España. Año 2009, pp. 317-373
  • “Sobre las Nuevas Relaciones entre las Universidades y las Empresas”, realizado en el 2005 por el Comité Asesor de Etica en la Investigación Científica y Técnica de la Fundación Española de Ciencia y Tecnología (FECYT) en su papel de comisión de ámbito nacional.
  • M. Valero y al. “e-Ciencia en España”. Libro Blanco. Editor, FECYT, Fundación Española para la Ciencia y la tecnología. Año 2005. www.fecyt.es
  • M. Valero y al. “Ciencia y Empresa: hacia un ecosistema dinámico para la innovación en España. Acción CRECE, Comisiones de Reflexión y Estudio dela Ciencia en España. COSCE, Confederación de Sociedades Científicas de España, pp. 69-90, Julio 2005, www.cosce.org
  • M. Valero. “Una introducción a los Supercomputadores” Temas de debate. Diario La Vanguardia. Barcelona, Octubre 3, 2004, pp. 34-35.
  • A. Cristal, O. Santana y M. Valero. “Una descripción Comprensiva del procesador de Instrucción Kilo”. XIV Escuela de Verano de Informática. Curso” Una Ventana Abierta al Futuro de la arquitectura de Computadores”. Universidad de Castilla-La Mancha. I.S.B.N.: 84-921873-6-0. pp.157-167. Julio, 2004.
  • M. Valero. “Los Computadores, esos locos cacharros”. Editor: Real Academia Espaóla de Ingeniería. ISBN: 84-95662-11-6. Depósito Legal: M. 2474-2003. Madrid, Enero 2003.
  • R. Espasa y M. Valero. “Sobre las características de nivel de instrucción de los programas SPECfp92 en computadores vectoriales”. Libro de “Supercomputación en Sistemas desordenados y no lineale: Algoritmos, Aplicaciones y Arquitecturas”, pp. 67-84. Editorial el Mundo Científico. 1996.
  • J. Torres, E. Ayguadé, J. Labarta y M. Valero. “ALIGN and DISTRIBUTE-based Linear Loop Transformations”. Libro “Lenguajes y Compiladores en la Computación Paralela”, pp. 321-339. Editorial Springer-Verlag, Vol. 768, U.Banerjee et al. (Eds). ISBN 0-387-57659-2, 1994.
  • J. Labarta, E. Ayguadé, J. Torres, M. Valero and J.M. Llabería. “Balanced Loop Partitioning Using Graph Traverse Scheduling”. Libro “Lenguajes de programación y compiladores para la Computación Paralela” U. Banerjee et al. Editores, Notas de lectura en la Ciencia de Computadores, vol. 589, Ed. Springer-Verlag1992.
  • M. Valero-García, J.J. Navarro, J.M. Llabería, M. Valero and T. Lang. “Mapping QR Decomposition of Banded Matrix on a 1D Systolic Array with Data Contraflow and Pipelined Functional Units”. Libro: “Algoritmos y Arquitecturas Paralelas VLSI, II”. Editorial Elsevier Science Publishers, 1991.
  • E. Ayguadé, J. Labarta, J. Torres, J.M. Llabería and M. Valero. “Parallelism Evaluation on Partitioning of Nested Loops for Shared Memory Multiprocessors”. Capítulo 11 del libro “Avances en Lenguajes y Compiladores del procesamiento paralelo”, pp. 220-242. A. Nicolau et al Edit. Ed. Pitman/MIT Press, 1991.
  • M. Valero-García, J.J. Navarro, J.M. Llabería and M. Valero. “Implementation of Systolic Algorithms using Pipelined Functional Units”. Procedimientos. Aplicaciones de formación específicas de procesadores, pp. 272-283. Editores S.Y. Kung y otros. Ed. IEEE Computer Society Press, 1990.
  • A. Fernández, J.M. Llabería, J.J. Navarro, M. Valero-García and M. Valero. “On the use of Systolic Algorithms for Programming Distributed Memory Multiprocessors”. Systolic Array Processors, pp. 631-640. Editorial Prentice-Hall. Editores J. McCanny, I. McWhirter y E. Swartzlander, 1989.
  • F.J. Núñez and M. Valero. “A Block Algorithm for the Algebraic Path Problem and its Execution on a Systolic Array”. Systolic Array Processors, pp. 265-174. IEEE Computer Society Press. Editores K. Bromley, S.Y. Kung and E. Editorial Swartzlander, 1988.
  • J. Cortadella, J.M. Llabería, M. Valero. “Arquitecturas orientadas a lenguajes basados en la lógica”. Capítulo 21 del Libro “Inteligencia Artificial”, pp. 233-343. Editorial Marcombo, 1987
  • A. Alcalá, M. Valero, J. Alastruey, C. Rosell”. “Sistema de ficheros en discos flexibles para microcomputadores”. Capítulo 15 del libro “Microprocesadores y Microcomputadores”. 4a. edición, pp. 181-189. Editorial Marcombo. Serie Mundo Electrónico, Diciembre 1983.
  • A. Alcalá, M. Valero. “Diseño de controladores para discos flexibles: Hardware y Software”. Capítulo 14 del libro “Microprocesadores y Microcomputadores”, 4a. edición. Editorial Marcombo. Serie Mundo Electrónico. Diciembre 1983.
  • M. Valero, D. Vidal. “Arquitectura de los microprocesadores de 16 bits: Estudio de la familia NS-16000”. Capítulo 7 del Libro “Microprocesadores y Microcomputadores”. 4a. edición, pp. 75-95. Editorial Marcombo. Serie Mundo Electrónico, Diciembre 1983.
  • M. Valero. “Arquitectura de los microprocesadores de 16 bits: Estudio del I-8086, Z-8000 y M 68000”. Capítulo 6 del Libro “Microprocesadores y Microcomputadores”, 4a. edición, pp. 59-74. Editorial Marcombo. Serie Mundo Electrónico, Diciembre 1983.
  • M. Valero, J.M. Pallarés. “Discos Flexibles”. Libro “Interconexión de periféricos a microprocesadores”, pp. 197-223. Editorial Marcombo. Oct. 1980. También en la 2a. edición , Febrero 1983.
  • E. Herrada, M. Medina, M. Valero. “Buses normalizados y normas de comunicación”. Libro “Interconexión de periféricos a microprocesadores”, pp. 43-71. Editorial Marcombo. Octubre 1980. También en la 2a. ediciòn. Febrero 1983.