10. Thesis

  • Damiá Roca Mari “Analysis and Simulation of Emergent Architectures for Internet of Things”Sobresaliente “Cum Laude”.Universitat Politécnica de Catalunya. Febrero, 2018.
  • Daniel Nemirovsky “Improving Heterogeneous System Efficiency: Architecture, Scheduling, and Machine Learning”. Sobresaliente “Cum Laude”Universitat Politècnica de Catalunya. October, 2017.

    Leonidas Kosmidis. “Enabling Caches in Probabilistic Timing Analysis”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. September, 2017

    Milan Stanic. “Design of Energy-Efficient Vector Units for In-Order Cores”Sobresaliente “Cum Laude”
    Universitat Politècnica de Catalunya. Enero, 2017
     

    Ivan Ratkovic. “On the Design of Power and Energy-Efficient Functional Units for Vector ProcessorSobresaliente “Cum Laude”
    Universitat Politècnica de Catalunya. Diciembre, 2016

  • Víctor Jiménez. “Improving the Efficiency of Multicore Systems Through Software and Hardware Cooperation.“Sobresaliente “Cum Laude”
    Universitat Politècnica de Catalunya. Septiembre, 2016
  • Timothy Hayes. “Novel Vector Architectures for Data Management”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Julio, 2016
  • Milovan Duric. “Specialization and Reconfiguration of Lightweight Processors for data-Parallel Applications”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Febrero, 2016
  • Qixiao Liu. “Per-task Energy Metering and Accounting in the Multicore Area”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Mayo, 2016.
  • Leonidas Kosmidis. “Enabling Caches in Probabilistic Timing Analysis”. Presentación prevista en 2017.
  • Vesna Novack. “Extending the Applicability of Deterministic Multithreading”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Enero, 2016.
  • Nikola Markovic. “Hardware Thread Scheduling Algorithms for Single-ISA Asymmetric CMPs”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Diciembre, 2015.
  • José Carlos Ruiz Luque. “CPU Accounting in Multi-Threaded Processors”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Mayo, 2014.
  • Bojan Maric. “Cache Designs for Reliable Hybrid High and Ultra-Low Voltage Operation”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya, Mayo 2014.
  • Srdjan Stipic. “Techniques for Improving the Performance of Software Transactional Memory”. Universitat Politècnica de Catalunya. Julio, 2014.
  • Alessandro Morari. “Scalable System Software for High Performance Large-Scale Applications”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. 2014
  • Alejandro Rico. “Raising the Level of Abstraction: Simulation of Large Chip Multiprocessors Running Multithreaded Applications”. Sobresaliente “Cum Laude”. Universitat Politècnica de Catalunya. Octubre, 2013.
  • Augusto Vega. “Performance and Power Optimizations in Chip Multiprocessors for Throughput-Aware Computation”. Apto “Cum Laude”. Universitat Politècnica de Catalunya. Julio, 2013.
  • Vladimir Subotic. “Evaluating Techniques for Parallelization Tunig in MPI, OmpSs and MPI/OmpSs”. Apto “Cum Laude”. Universitat Politècnica de Catalunya. Julio 2013
  • Isidro González. “The Multi-sates Processors”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Octubre, 2012.
  • Marco Paolieri. “A Multi-core Processor for Hard Real-Time Systems”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Noviembre, 2011
  • Felipe Cabarcas Jaramillo. “Castell: A Heterogeneous CMP Architecture Scalable to Hundreds of Processors”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Septiembre, 2011.
  • Mauricio Alvarez Mesa. “Parallel Video Decoding”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Septiembre, 2011
  • Ferad Zyulkyarov. “Programming, debugging, Profiling and Optimizing Transactional Memory Programs. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2011
  • Friman Sánchez Castaño. “Exploiting Multiple Levels of Parallelism in Bioinformatics Applications”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Abril, 2011.
  • Tanausú Ramírez García: “Runahead Threads”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Abril, 2010.
  • Miquel Moretó Planas. “Improving Cache Behavior in CMP Architectures through Cache Partitioning Techniques”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Diciembre 2009.
  • Jesús Alastruey Benedé. “Renombre de Registros Especulativo”. Apto “Cum Laude”, Universidad de Zaragoza. Diciembre de 2009.
  • Ruben González. “Content-Aware Architectures”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Diciembre, 2009.
  • Carlos Boneti. “Exploring Coordinated Software and Hardware Support for Hardware Resource Allocation”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Septiembre, 2009.
  • Carmelo Acosta. “Heterogeneity-Awareness in Multithreaded Multicore Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2009.
  • Miquel Pericás. “Affordable Kilo-Instruction Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Diciembre 2008
  • Xavier Verdú. “Analysis and Architectural Support for Stateful Packet Processing”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2008.
  • Marco Ramírez. “Low-Power Instruction Queue for Out-of-Order Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2007.
  • Esther Salami. “Optimizing VLIW Architectures for Multimedia Applications”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Junio, 2007.
  • Carlos Alvarez. “Computación Difusa”. Apto “Cum Laude”. Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Mayo, 2007.
  • Adrián Cristal. “Kilo-Instruction Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Abril 2006.
  • Manuel Alejandro Pajuelo González. “Vectorización Especulativa para Procesadores Superscalares”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Noviembre 2005
  • Francisco Javier Cazorla Almeida. “Quality of Service for Simultaneous Multithreaded Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Octubre 2005
  • Oliver Santana. “Advanced Stream Prediction”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Mayo 2005.
  • Ayose Falcón. “Fetch Improvement Mechanisms for Next-Generation Processors”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Febrero, 2005.
  • Daniel Ortega. “Dynamic Instruction Bypassing”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2003.
  • Teresa Monreal. “Técnicas Hardware para Optimizar el Uso de los Registros en Procesadores Superescalares”. Apto “Cum Laude”, Universidad de Zaragoza. Junio, 2003.
  • Jesús Corbal San Adrián “N-Dimensional Vector Instruction Set Architectures for Multimedia Applications”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2002.
  • Alex Ramírez Bellido “High Performance Instruction Fetch Using Software and Hardware Co-Design”. Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors. Julio, 2002.
  • Francisca Quintana Rodríguez, “Aceleradores Vectoriales para Procesadores Superescalares”. Apto “Cum Laude”, Universidad de Las Palmas de Gran Canaria, Departamento de Informática y Sistemas. Diciembre, 2001.
  • Luis Alfonso Villa Vargas, “Evaluación de Arquitecturas Vectoriales Avanzadas en Registros Cortos”, Apto “Cum Laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, 1999.
  • David López Álvarez, “Recursos anchos: Una técnica de bajo coste para explotar paralelismo agresivo en códigos numéricos y Arquitecturas VLIW”, Apto “Cum laude”, Universitat Politècnica de Catalunya, Departament d´Arquitectura de Computadors, 1998.
  • Roger Espasa Sans, “Advanced Vector Architectures”, Apto “Cum laude”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, 1997.
    Premio UPC a la mejor tesis informática del curso 1996-97.
  • Josep Llosa Espuny, “Reducing the Impact of Register Pressure on Software Pipelining”, Apto “Cum laude”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, 1996.
    Premio UPC a la mejor tesis informática del curso 1995-96.
  • Montse Peiron Guardia, “Optimització del Rendiment del Sistema de Memòria en Multiprocessadors Vectorials”, Apto “Cum laude”, Universitat Politècnica de Catalunya, Departament d’Arquitectura de Computadors, 1996.
  • Fernando Núñez Mendoza, “On Mapping Selected Graphs Problems onto VLSI Array Processors”, Apto “Cum laude”, Universitat Politècnica de Catalunya, Facultad de Informática de Barcelona, 1988.
  • Jesús Labarta Mancho, “Reducción de Interferencias en Sistemas Multiprocesadores”, Apto “Cum laude”, Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicación de Barcelona, 1983.
  • José Mª. Llabería Griñó, “Estudio de Redes de Interconexión con Multiplexación Adaptativa para Sistemas Multiprocesador”, Apto “Cum laude”, Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicación de Barcelona, 1983.
  • Enrique Herrada Lillo, “Contribución al Diseño y Evaluación de Redes de Interconexión para Multiprocesadores” Apto “Cum laude”, Universitat Politècnica de Catalunya, E.T.S.I. Telecomunicació de Barcelona, 1983.